小芯片构成了英特尔当前Stratix10FPGA产品线的基础

虽然英特尔致力于使其主要制造工艺技术走上正轨，但它在研究和开发芯片生态系统的其余部分以及如何将其连接起来方面花费了同样多的时间和精力。在与英特尔工艺和产品团队的通话中，该公司确认了一些有关英特尔如何通过其即将推出的高端图形产品突破新技术界限的细节。

深入了解英特尔的小芯片和封装战略

在上周与英特尔的通话中，我们与英特尔工艺和产品集成总监 Ramune Nagisetty 进行了交谈，讨论了英特尔在小芯片和封装技术方面的战略。Ramune 在英特尔工作了 20 多年，在 65 纳米的晶体管定义、技术战略和可穿戴设备的英特尔实验室等领域工作过，最近还负责领导英特尔产品集成的小芯片战略。Ramune 专注于小芯片或封装本身的艺术，而不是它涉及的具体技术，这是一次有启发性的讨论。

Ramune Nagisetty

围绕小芯片的故事将成为下一代半导体市场的基石，能够为特定任务提供更小的芯片并将它们连接在一起。小芯片构成了英特尔当前 Stratix 10 FPGA 产品线的基础，以及英特尔 Agilex 的未来，以及 Kaby Lake G 等消费产品，其 HBM 小芯片可用于快速高速内存。英特尔如何集成自己的小芯片，该公司确认正在努力将其 AI 产品组合迁移到小芯片外形以及其他第三方 IP，这将是未来的一项重要战略。然而，连接小芯片的艺术全在包装中。英特尔拥有多种自己使用的技术。

EMIB、Foveros、中介层：连接数据

几年来，英特尔的嵌入式芯片互连桥接“EMIB”一直是一个热门话题。由于某些高性能小芯片设计需要具有比传统有机芯片封装支持的更多迹线的高带宽链接，因此需要更奇特的方法来构建这些密集连接。这里的“蛮力”解决方案是硅中介层，本质上是将芯片堆叠在一个仅用于路由目的的大型“哑”硅芯片之上。

然而，对于 EMIB，英特尔没有使用全硅中介层，而是为基板配备了一个小的嵌入式硅连接，允许主机芯片和辅助小芯片以高带宽和小距离连接在一起。该技术目前在英特尔的 FPGA 中，将 FPGA 连接到内存或收发器或第三方 IP，或在 Kaby Lake-G 中，将 Radeon GPU 连接到封装上的高带宽内存。

英特尔还在其 FPGA 产品中使用了完整的内插器，将其用作将其大型 FPGA 裸片连接到高带宽内存的更简单快捷的方式。英特尔表示，虽然大型中介层是一种包罗万象的情况，但该公司认为 EMIB 设计比大型中介层便宜很多，并提供更好的信号完整性以实现更高的带宽。在与英特尔的讨论中，有人表示大型中介层可能最适合可以利用有源网络的强大芯片，但是 HBM 对中介层来说太过分了，最好通过 EMIB 使用。

类似于中介层技术，Foveros 是一种硅堆叠技术，它允许不同的芯片通过 TSV 连接(通过硅通孔，通孔是垂直的芯片到芯片连接)，这样英特尔就可以制造 IO、内核和板载 LLC/DRAM 作为单独的芯片并将它们连接在一起。在这种情况下，英特尔将 IO 芯片(堆栈底部的芯片)视为一种“主动中介层”，可以处理顶部芯片之间的路由数据。最终，多芯片策略的巨大挑战来自所用芯片的热限制(到目前为止，英特尔已经在 12x12mm 封装中展示了一个 1+4 内核解决方案，称为 Lakefield)，以及为 TSV 对齐已知的良好芯片连接。

讨论策略：英特尔的工程方法

英特尔显然致力于其目前采用 FPGA 的小芯片战略，将英特尔技术的其他方面(如人工智能)引入平台，并开发 EMIB 等功能。Ramune 明确表示，如果英特尔的客户有自己的第三方 IP 与 FPGA 一起使用，他们将需要自己提供具有 EMIB 功能的小芯片或与英特尔的代工业务合作以启用它们，然后封装将仅在英特尔。虽然英特尔为开放市场提供了连接标准，但英特尔使用的特定 EMIB 技术被指定为产品差异化，因此客户必须与英特尔合作才能在封装产品中看到他们的 IP。

标签：

版权声明：本文由用户上传，如有侵权请联系删除！